Files
sdes_lab/sdes_skipt_mkdocs/docs/2_hardwareUndAufbau.md

1.2 KiB

2. Hardware und Aufbau

2.1 Hardware

Der Aufbau und die Zusammenhänge der Hardwarekomponenten sind in Diagramm 2.1 dargestellt. Der Debugger Lauterbach PowerDebug Pro mit der Erweiterung PowerTrace-II ist ein leistungsfähiges Debugging-System. Besonderheiten sind unter anderem die eingebauten Features zum Debugging von Echtzeitbetriebssystemen und die umfangreichen Trace Funktionen. Genauere Informationen zum Lauterbach Debugger finden sich in der Quelle [lau].

Screenshot Abbildung 2.1.: Komponenten und Zusammenhänge des Versuchsaufbaus im Praktikum

Das Xilinx ZC706 Evaluation Kit ist auf das Entwickeln mit dem SoC Zynq 7000 optimiert. Das SoC ist mit einem Dual Core ARM Cortex A9 Prozessor ausgestattet. Außerdem findet sich ein FPGA in dem System, welcher eng mit dem Hauptprozessor zusammen arbeitet, um etwa die Ansteuerung der GPIOs flexibler zu gestalten (siehe Abbildung 2.2). Genauere Informationen zum Xilinx Zynq-7000 SoC ZC706 Evaluation Kit finden sich in der Quelle [zc7, Xilinx ZC706].

Screenshot Abbildung 2.2.: Nutzung des Programmable Logic Controllers im Zynq7000 SoC